(19)日本国特許庁(JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

第2850707号

(45)発行日 平成11年(1999) 1月27日

(24) 登録日 平成10年(1998)11月13日

(51) Int.Cl. ⁶		啟別記号	FΙ		
G10H	1/00		G10H	1/00	Z
G06F	17/10			1/02	
G10H	1/02		G06F	15/31	. D

請求項の数1(全 10 頁)

(21)出願番号	特願平5-143160	(73)特許権者 000004075 ヤマハ株式会社
(22)出願日	平成5年(1993)6月15日	静岡県浜松市中沢町10番1号 (72)発明者 東 岩男
(65)公開番号	特開平7-13561	静岡県浜松市中沢町10番1号 ヤマハ株
(43)公開日	平成7年(1995)1月17日	式会社内
審査請求日	平成8年(1996)6月27日	(74)代理人
		審査官 渡邊 聡
		(56)参考文献 特開 平 2 - 257198 (J P, A)
		特開 昭60-39237 (JP, A) 特開 平4-219045 (JP, A)
		(58)調査した分野(Int.Cl. ⁶ , DB名)
		G10H 1/02

(54) 【発明の名称】 楽音制御装置

1

(57) 【特許請求の範囲】

【請求項1】 音源回路から供給される楽音信号を制御するための楽音制御装置であって、

外部に記憶されたプログラムに従って演算処理を行なう CPUと、

内部に記憶したマイクロプログラムに従って演算処理を 行なうDSPと、

前記CPUおよびDSPからアクセス可能なメモリと、前記CPUからアクセス可能な他の回路と、

前記CPUから前記メモリへのアクセスと前記DSPから前記メモリへのアクセスとが同時に発生した時には前記CPUにウェイト信号を供給して前記DSPから前記メモリへのアクセスを優先させ、前記CPUから前記他の回路へのアクセスと前記DSPから前記メモリへのアクセスとが同時に発生した時には、前記CPUにウェイ

ト信号を供給しないアクセス制御手段とを有する楽音制 御装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、メモリを利用する電子回路に関し、特にCPU(中央演算処理装置)とDSP(デジタルシグナルプロセッサ)とを用いて楽音信号を制御する楽音制御装置に関する。

[0002]

【従来の技術】電子楽器においては、楽音信号を発生、制御するため、CPUが広く利用されている。処理プログラムをROM(読出専用メモリ)に記憶させ、RAM(ランダムアクセスメモリ)をレジスタ類等として用い、CPUでプログラムを実行して、音源回路に楽音信号を発生させる。

【0003】近年、発生する楽音に対する高度化、多様 化の要求に対応して信号処理量が増大し、信号処理の高 速化が要求されている。これらの要求に応えるため、特 にリバーブ残響等の効果付与の用途にDSPが用いられ るようになってきた。

【0004】図7に、従来技術による電子楽器の構成例 を示す。図において、CPUバス51にCPU53、R OM、RAM等のメモリ61、音源回路54と共にDS P55が接続されている。また、1/F64を介して鍵 盤65、音色切り替えスイッチ67等も接続されてい

【0005】DSP55には、専用のDSPバス62を 介して他のメモリ63が接続されている。また、DSP 55の出力は、DAC (デジタル/アナログ変換器) 5 6を介してアンプ、スピーカ等のサウンドシステム57 に供給されている。

【0006】演奏者が、鍵盤65上で演奏操作を行なう と、演奏操作信号は1/F64を介してCPU53に伝 えられる。CPU53は、メモリ61に記憶されたプロ グラムに従って、またメモリ61内のレジスタを用い て、指定された楽音信号を形成するために楽音パラメー タを音源回路54に送る。音源回路54から発生した楽 音信号は、DSP55に伝えられ、リバーブ (残響) 等 の効果が付与される。

【0007】DSP55は、RAM等で形成されたメモ り63を利用しつつ、所定の演奏処理を行なって効果を 付与した楽音信号をDAC56に供給する。DAC56 は、入力した楽音信号をアナログ信号に変換し、サウン トシステム57を介して発音させる。

【〇〇〇8】なお、音色切り替えスイッチ67を操作し たときは、切り替え信号が I / F 6 4 を介してC P U 5 3に伝えられ、CPU53はメモリ61を参照して音源 回路54のバラメータの変更等を行なう。

【0009】近年、半導体装置の集積度の向上にしたか い、CPUとDSPとを1チップ上に形成することが可 能となってきた。CPUとDSPの1チップ化により、 図7に示すような電子回路はますます普及するものと考 えられる。

[0010]

【発明が解決しようとする課題】CPUとDSPとを 1 40 チッフ化しても、メモリは別チッフとなることか多い。 CPUとそのメモリとの間には、CPUバスを設ける必 要があり、DSPとそのメモリとの間にもDSPバスを 設ける必要がある。したがって、CPUとDSPとの1 チップ化により、半導体集積回路のヒン数は大幅に増大 してしまう。

【0011】ところで、DSPのメモリに対するアクセ ス頻度は、可能な最大アクセス頻度と比べ、かなり低い 場合か多い。別の見方をすれば、DSP用メモリは遊ん ている時間か多い。しかし、DSPはDACに接続され 50 この記憶領域を介してテータを送受する。CPU3は、

ているので、DACサイクルを忠実に守る必要があり、 処理を待たせることはできない。

【0012】本発明の目的は、CPUとDSPを1チッ ブ化してもピン数を大幅に増大させる必要のない楽音制 御装置を提供することである。

[0013]

【課題を解決するための手段】本発明の楽音制御装置 は、音源回路から供給される楽音信号を制御するための 楽音制御装置であって、外部に記憶されたプログラムに 10 従って演算処理を行なうCPUと、内部に記憶したマイ クロフログラムに従って演算処理を行なうDSPと、前 記CPUおよびDSPからアクセス可能なメモリと、前 記CPUからアクセス可能な他の回路と、前記CPUか ら前記メモリへのアクセスと前記DSPから前記メモリ へのアクセスとが同時に発生した時には前記CPUにウ ェイト信号を供給して前記DSPから前記メモリへのア クセスを優先させ、前記CPUから前記他の回路へのア クセスと前記DSPから前記メモリへのアクセスとが同 時に発生した時には、前記CPUにウェイト信号を供給 20 しないアクセス制御手段とを有する。

[0014]

【作用】CPUとDSPが同一のメモリを共用すること により、バス、ピンの数を低減し、ハードウェア資源を 有効に利用することができる。

【0015】CPUおよびDSPからメモリへのアクセ スは、DSPアクセスを優先することにより、DSPの 処理を支障なく行なうことができる。CPUのアクセス とDSPのアクセスとが重複した場合、CPUのアクセ スを待たせても、CPU処理に支障が生じることは少な 30 (s.

[0016]

【実施例】図上に、本発明の実施例による楽音制御装置 を示す。CPUアドレスバス1とCPUデータバス2が、 CPU3に接続されている。これらのバス1、2には、 インターフェイス22、24、26を介して、外部記憶 装置21、パネル23、鍵盤25が接続され、CPU3 との間でデータの授受を行なう。

【0017】また、バス1、2には、音源回路4が接続 され、CPU3の制御を受けて楽音信号の生成を行な う。音源回路4で形成した楽音信号は、DSP5に供給 される。DSP5は、供給された楽音信号に効果付与等 の処理を行ない出力信号をDAC6に供給する。

【0018】DAC6は、DSP5から供給されたデジ タル信号をアナログ信号に変換し、サウンドシステム7 に供給して楽音を発生させる。なお、DSP5もバス 1、2に接続され、CPU3の制御を受けることができ

【0019】CPU3の制御を受ける各回路は、各回路 内に複数の記憶領域を有する。CPU3と各回路とは、

CPUアドレスバス 1を介して各回路にアドレスデータ を出力する。このアドレスデータはmビット(m:正の 整数)のデータであって、その上位nビット(n:正の 整数、n<m)は各回路を指定するためのデータであ り、上位 (n+1) ビット目は書込みと読出しを区別す るためのデータであり、これ以下のビットは、各回路に 設けられた複数の記憶領域のいずれかを指定するための データである。

【0020】 CPU3はアドレスデータを出力すること 出し、この読み出したデータに基づき所定の処理を行な う。また、CPU3はアドレスデータを出力することに よって、各回路を動作させるためのデータを各回路に設 けられた記憶領域に書き込み、この書き込まれたデータ に基づき各回路を動作させる。

【0021】RAM等で形成されたメモリ10は、アド レス端子とデータ端子とイネーブル端子とを有する。メ モリ10のアドレス端子は、アドレスバスゲート14を 介してCPUアドレスバス1に接続されると共に、アド レスバスゲート16を介してDSP5のDSPアドレス 20 DSPアクセスライン17に信号 "1" を出力する。 バス12に接続される。

【0022】メモリ10のデータ端子は、データバスゲ ート13を介してCPUデータバス2に接続されると共 に、データバスゲート15を介してDSP5のDSPデ ータバス11に接続される。

【0023】メモリ10のイネーブル端子には、アドレ スバスゲート14を介してデコーダ27のCPUアクセ スライン 18が接続されると共に、DSP5のDSPア クセスライン17が接続される。

【0024】メモリ10は、イネーブル端子にDSP5 30 機)を供給する。 あるいはデコーダ27から信号"1"が供給されるとイ ネーブルされる。そして、アドレス端子に供給されるア ドレスデータの上位 (n+1) ビット目が読出しを指示 する場合には、アドレスデータのそれ以下のビットで指 定されるアドレスに記憶されたデータを読出してデータ 端子から出力する。アドレス端子に供給されるアドレス データの上位 (n+1) ビット目が書込みを指示する場 台には、アドレスデータのそれ以下のビットで指定され るアドレスにデータ端子から入力されるデータを書き込

 $\{0025\}$ $\forall 1-3274$, $CPU \forall 1-34 \forall 1$ 接続されると共に、その出力を音源回路4、1/F2 2、24、26、DSP5の各回路に供給する。さら に、デコーダ27からCPUアクセスライン18が、バ ス制御回路8およびアドレスバスゲート14に接続され ている。

【0026】デコーダ27は、CPU3から出力される アドレスデータの上位nビットをデコードして、アドレ スデータの上位 n ビットが指示する回路に信号 "1"を 送出し、その回路をイネーブルする。

【0027】デコーダ27から音源回路4、1/F2 2、24、26あるいはDSP5に信号が供給される と、各回路は、アドレスデータの上位(n+1)ビット 目が読出しを指示する場合には、アドレスデータのそれ 以下のビットで指定される領域に記憶されたデータを読 出してCPUデータバス2に出力し、アドレス端子に供 給されるアドレスデータの上位 (n+1) ビット目が書 込みを指示する場合には、アドレスデータのそれ以下の ビットで指定される領域にCPUデータバス2から供給 によって、各回路の記憶領域に記憶されたデータを読み 10 されるデータを書き込む。また、CPU3からメモリト ①を指定するアドレスデータが出力されると、デコーダ 27はCPUアクセスライン18に信号"1"を出力す

6

【0028】DSP5からは、DSPアクセスライン1 7がデータバスゲート15、アドレスバスゲート16、 メモリ10のイネーブル端子およびバス制御回路8に接 続され、さらにインバータを介してデータバスゲート1 3、アドレスバスゲート」4にも接続されている。 【0029】DSP5がメモリをアクセスするときは、

【0030】データパスゲート13、15およびアドレ スバスゲート14、16は、その端子Tに信号"1"が 入力されると各ゲートに入力されるデータを通過させ、 その端子工に信号"0"が入力されると各ゲートに入力 されるデータの通過を禁止する。

【0031】バス制御回路8は、CPUアクセスライン 18およびDSPアクセスライン17からの信号を受 け、DSPのメモリアクセスとCPUのメモリアクセス とが同時に生じたときには、CPUにウェイト信号(待

【0032】クロック回路29は、システム全体を制御 するクロック信号を発生し、CPU3、DSP5、バス 制御回路8等にクロック信号を供給する。これによっ て、CPU3、DSP5等は同期して動作する。

【0033】なお、図中破線で囲んだ領域は、半導体の 1チップ上に集積される機能である。ただし、図面表示 の便宜のため、バスラインに関してはこの区分は厳密で はない。メモリ10がRAMの場合、CPUを動作させ るプログラムはシステムの電源オンの後、外部メモリ2 1からメモリ10に書き込む。

【0034】CPU3は、パネル23上の操作に基づ き、演奏環境を設定し、鍵盤25上の演奏操作に基づい てメモリ10に記憶されたプログラムに従って音源回路 4の楽音形成パラメータ等を設定し、楽音信号を発生さ せる。DSP5は、音源回路4から供給される楽音信号 にリバーブ (残器)等の効果を付与する。

【0035】図1に示すように、メモリ10は、DSP 5 および CPU 3 からゲート 13、14 およびゲート 1 5. 16を介して共用できる構成となっている。図2

50 は、メモリ10のメモリマップを示す。メモリ10は、

メモリアドレス\$00000から\$7ffffまでのメ モリ容量を有し、\$0000から\$08000までか CPUのプログラムエリア31であり、\$08001か らS10000までがCPUのデータエリア32であ り、音色データ等を記憶するワークメモリとして機能す る。また、メモリアドレス\$10001から\$7fff fまではリバーブのためのメモリエリア33であり、D SP5の処理に用いられる。

【0036】DSP5またはCPU3がメモリ10をア クセスするときは、アドレス信号と同時にDSPアクセ 10 る。 ス信号またはCPUアクセス信号を発生する。メモリア クセスの重複による誤動作を防止するため、さらにバス 制御回路8が設けられている。

【0037】図3は、バス制御回路の構成例を示す。ク ロック信号、DSPアクセス信号、CPUアクセス信号 の3つの信号がAND回路36を介してJKフリップフ ロップ35のJ端子に接続されている。

【0038】これら3つの信号が同時に"1"となった 時は、JKフリップフロップ35のJ端子に"1"が入 力され、Q端子に"I"の信号が発生する。このQ端子 の信号は、CPUウェイト信号であり、CPU3に供給 されてCPUのメモリアクセスを待機させる。

【0039】DSPアクセス信号が"1"から"0"に 変化すると、インバータ38を介してAND回路37に "1" が供給される。AND回路37の他の入力には、 クロック信号が供給されているため、DSPアクセス信 号が消滅した次のクロックにおいて、JKフリッフフロ ップ35のK端子に"」"が供給される。K端子に

"1"が供給されると、Q端子のCPUウェイト信号が 消滅する("0"になる)。

【0040】なお、DSPアクセス信号およびCPUア クセス信号はクロック信号と同期して発生するため、D SPアクセス信号、CPUアクセス信号が発生する時に は必ずクロック信号も発生する。

【0041】このように、バス制御回路8は、DSP5 のメモリアクセスとCPU3のメモリアクセスとが同時 に発生した時にはCPU3のメモリアクセスを待機さ せ、DSP5のメモリアクセスを優先させる。

【0042】DSP5の出力は、DAC6のDACサイ クルに同期しているため、DSP5の処理を遅らせるこ とはできない。DSP5のメモリアクセスとCPU3の メモリアクセスとが同時に発生しても、ハス制御回路8 によって常にDSP5の処理が優先されるため、DSP 5の処理に支障は生じない。

【0043】CPU3のメモリアクセスは、DSP5の メモリアクセスと重複した時には待機させられるが、D SPのメモリアクセスは頻度が低いため、CPU3の待 機時間が不当に長くなることは少ない。

【0044】図4は、DSP5の内部構成例を示す。D

力され、その出力はセレクタSell.Sel2に供給 される。セレクタSell、Sel2の出力は、乗算器 Mullに供給される。

8

【0045】乗算器Mull、セレクタSel3の出力 が加算器Adに供給され、その出力はレジスタReg3 に供給される。レジスタReg3の出力は、出力レジス タReg4を介して出力されると共に、テンポラリレジ スタReg2に供給される。テンボラリレジスタReg 2の出力は、セレクタSe11、Se12に供給され

【0046】なお、セレクタSe12には、レジスタR eg3の出力がテンポラリレジスタReg2を介さず に、直接供給されてもいる。また、セレクタSel3に もレジスタReg3の出力が供給される。セレクタSe 13の他の入力には"O"が供給される。"O"が選択 される時、セレクタSel3は"0"を加算器Adに供 給し、加算器Adは乗算器Mul1の出力を単にレジス タReg3に伝える役割を果たす。このように、DSP は、基本的には乗算器と加算器とがレジスタやセレクタ 20 を介して組み合わされた構成を有する。

【0047】DSP5には、係数レジスタCR、アドレ スレジスタAR、マイクロブログラムレジスタMPRが 設けられており、マイクロプログラムレジスタMPRの フログラムに従ってDSPの処理を制御する。

【0048】係数レジスタCRは、乗算器Mullでの 乗算に必要な乗算係数を供給する。アドレスレジスタA RはアドレスコントロールACを介して相対アドレスを 物理アドレスに変換する。マイクロプログラムレジスタ MPRから読出/書込信号が発生した時は、タイミンク 30 コントロールTCLを介してDSPアクセス信号が発生 する。

【0049】また、アドレスコントロールACからの物 理アドレスは、タイミングコントロールTCLを介して DSPアドレス信号を形成する。また、レジスタReg 3の出力もタイミングコントロールTCLを介してDS Pデータとして出力する。

【0050】DSP5には、CPU3からCPUアドレ スバス 1 および C P U データバス 2 を介してデータおよ びアドレスが供給され、係数レジスタCR、アドレスレ 40 ジスタAR、マイクロフログラムレジスタMPRに供給 される。また、クロック信号もクロック回路29から供 給される。

【0051】DSP5は、図中左側に示した部分によっ て同一の演算処理を繰り返し行なう。その際、メモリに 対するアトレスを変化させるため、アトレスコントロー ルACは1回の処理毎にアトレスを1デクリメントす る。アドレスが最小値に達した時は、最大値にジャンフ

【10052】図5は、DSP5内の係数レジスタCR、 SP5に対する入力信号は、入力レシスタReg1に入っ50~アドレスレジスタAR、マイクロプログラムレジスタM

PRの構成例を示す。マイクロプログラムレジスタMP Rは128ステップを有するものとする。

【0053】クロック信号に応じてマイクロプログラム レジスタに記憶されたマイクロプログラムが"0"から "127"に向かって順次進行し、"127"に違した 後は、再び"0"に戻る。

【0054】アドレスレジスタARは、マイクロプログ ラムレジスタに同期して動作し、たとえばステップ1の マイクロプログラム「魯込」に対応してメモリアドレス \$1000が記憶されている。

【0055】また、ステップ3の読出のマイクロプログ ラムに応じてメモリアドレス\$3 fffが記録されて いる。すなわち、メモリのアドレス\$3ffffの情報 が読み出され、テンボラリレジスタTemplに入力さ

【0056】同様、マイクロブログラムのステップ7に おいては、メモリのアドレス\$50000からデータが 読み出され、テンポラリレジスタTemp2に入力され る。ステップ8においては、メモリのアドレス\$711 mp3に入力される。

【0057】このように、マイクロプログラムの進行に 従って、アドレスレジスタが指定するメモリアドレスに 書込、読出が行なわれる。なお、係数レジスタCRもマ イクロプログラムに同期して変化する。

【0058】なお、マイクロプログラムが一巡した時 は、メモリアドレスを変化させるために、アドレスレジ スタARの出力するアドレスはアドレスコントロールA Cで1デクリメントする。

【0059】DSP5でリバーブの効果を付与する場合 30 PUのメモリアクセスが行なわれる。 は、音源回路4が発生した楽音信号が図2に示すメモリ 10のリバーブのためのメモリエリア33に書き込ま れ、一定の遅延時間を経過した後、DSPのマイクロブ ログラムに従って読み出され、図4の示すようなDSP 演算処理回路によってリバーブの効果を与えられ、DA C6に出力される。

【0060】DSPにおけるセレクタやラッチの選択等 は、予めマイクロブログラムに設定されているため、自・ 動的に行なわれ、その度にメモリを参照する必要はな い。したがって、DSPがメモリをアクセスする頻度は 40 クロックと比べ、大幅に低いものとなる。CPU3から メモリ10へのアクセスは、DSP5がメモリ10をア クセスしていない間に行なわれる。

【006】】なお、DSPの構成および動作の詳細は、 本出願人が先に出願した特願平5-57504号に示さ れている。次に、上述した実施例の動作を説明する。

【0062】図1において、CPU3がメモリ10をア クセスする場合には、CPU3はメモリ10を指定する アドレスデータを出力する。すると、デコーダ27は、 このアドレス信号をデコードしてCPUアクセスライン 50 台、マイクロブログラムの第1ステップにおいて、DS

18に信号"1"を出力する。この信号はアドレスバス ゲート14を介してメモリ10のイネーブル端子に供給 され、メモリ10はイネーブルされる。

10

【0063】一方、DSP5がメモリ10をアクセスす る場合には、DSP5はDSPアクセスライン17に信 号"1"を出力する。この信号はメモリ10のイネーブ ル端子に供給され、メモリ10はイネーブルされる。

【0064】ここで、CPU3のメモリアクセスとDS P5のメモリアクセスとが同時に発生した場合には、デ 10 ータバスゲート15、アドレスバスゲート16の端子T にはDSPアクセスライン17に出力される信号"1" が入力されるので、DSPデータバス11とDSPアド レスバス12はメモリ10に接続される。

【0065】一方、データバスゲート13、アドレスバ スゲート14の端子TにはDSPアクセスライン17に 出力される信号"1"が反転されて入力されるので、C PUアドレスバス1とCPUデータバス2はメモリ10 に接続されない。このとき、バス制御回路は、CPU3 のメモリアクセスとDSP5のメモリアクセスとが同時 「「からデータが読み出され、デンポラリレジスタTe 20 に発生したことを検知し、DSPアクセスラインに信号 "1"が出力されている間、CPU3にウェイト信号w aitを出力する。

> 【0066】CPU3は、バス制御回路8からウェイト 信号waitが入力されている間、メモリアクセスの状 態を保持する。DSP5のメモリアクセスが終了する と、データバスゲート13、アドレスバスゲート14の 端子TにはDSPアクセスライン17に出力される信号 "O"が反転されて入力されるので、CPUアドレスバ ス1とCPUデータバス2はメモリ10に接続され、C

> 【0067】図6は、DSPとCPUのメモリアクセス に関するタイミングチャートを示す。図中、最上段に D ACサイクルを示す。このDACサイクル内に2段目の マイクロブログラムが実行される。DACサイクルは、 128ステップに対応するとする。

> 【0068】図中、3段目に示すクロック信号は、マイ クロプログラムの各ステップ毎に1サイクルの変化を示 す。DSPからメモリへのアクセスは、4段目のアクセ ス信号を伴って5段目のアドレス信号を発生することに よって行なわれる。

【0069】図6においては、マイクロプログラムの第 1ステップ、第3ステップ、第7ステップ、第8ステッ プにおいて、DSPからメモリへのアクセスが行なわれ ている。これらのステップの後半において、5段目のD SPデータ(メモリ10に書き込まれるデータあるいは メモリ10から読み出されたデータ)が発生する。

【0070】CPU3からメモリ10へのアクセスも、 7段目のCPUアクセス信号を伴って8段目のCPUア ドレス信号が発生することにより行なわれる。図示の場 11

Pアクセスと同時にCPUアクセスが生じている。この ため、バス制御回路8が最下段のCPUウェイト信号を 発生する。

【0071】CPUウェイト信号は、第2ステップにお いて、DSPアクセスが消滅することによって消滅す る。したがって、第2ステップにおいて、CPUアクセ スが行なわれ、その後半で9段目のCPUデータが発生 する..

【0072】第4ステップにおいてCPUアクセスが発 生しているが、この場合にはDSPアクセスが発生して 10 いないため、CPUからメモリへのアクセスはそのまま 行なわれる。

【0073】第7ステップにおいて、CPUアクセスが DSPアクセスと重複して発生している。この場合、C PUウェイト信号の発生によって第8ステップに移動す るが、第8ステップにおいてもDSPアクセスが発生し ている。したがって、第8ステップにおいてもCPUウ ェイト信号が発生する。

【0074】第9ステップになると、DSPアクセスか 消滅するため、CPUウェイト信号も消滅し、CPUか 20 1 CPUアドレスバス らメモリへのアクセスが行なわれる。このようなタイミ ング制御により、同一のメモリをDSPとCPUによっ て共用することができる。DSPのメモリアクセスは常 に優先されるため、DSPの処理に支障が生じることは ない。CPUからのメモリアクセスは、DSPのメモリ アクセスと重複したときは待機させられるが、DSPの メモリアクセスが消滅すると直ちに実行される。

【0075】図1に示すように、破線内を1チップ化し た時、この半導体集積回路からメモリ10に対するビン はアドレス用とデータ用の一組のみでよく、DSP専用 30 14、16 アドレスバスゲート メモリとCPU専用メモリを用いた場合と比へ、ビン数 は大幅に減少する。

【0076】なお、楽音制御装置としてDSPとCPU を1個ずつ用いる場合を説明したが、複数個のDSPと 複数個のCPUを用いてもよい。DSPによってリバー ブ効果を付与する場合を説明したが、DSPの演算はリ バーブに限らず、どのようなものであってもよい。

【0077】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。たとえば、 種々の変更、改良、組み合わせ等が可能なことは当業者 40 36、37 AND回路 に自明であろう。

[0078]

【発明の効果】以上説明したように、本発明によれば、 DSPとCPUが同一のメモリを共用できるため、ハー ドウェア資源の利用効率を向上することができる。ま た、DSPのメモリアクセスをCPUのメモリアクセス よりも優先させることにより、DSPの処理を支障なく 行うことができる。

【0079】また、同一のメモリをDSPとCPUて共 用することにより、回路構成を簡単化することかでき

12

る。DSPとCPUを1チップ上に集積化した場合、こ の集積回路装置のビン数を低減することができる。

【図面の簡単な説明】

【図1】本発明の実施例による楽音制御装置を示すプロ ック図である。

【図2】図1の実施例におけるメモリのメモリマップで

【図3】図1の実施例におけるバス制御回路の構成例を 示すブロック図である。

【図4】図1の実施例に用いるDSPの構成例を示すプ ロック図である。

【図5】図4のDSPにおける係数レジスタ、アドレス レジスタ、マイクロプログラムレジスタの構成例を示す 概略図である。

【図6】図1の実施例の動作を説明するためのタイミン グチャートである。

【図7】従来の技術による楽音制御装置の構成例を示す ブロック図である。

【符号の説明】

2 CPUデータバス

3 CPU

4 音源回路

5 DSP

6 DAC

7 サウンドシステム

8 バス制御回路

10 メモリ

13、15 データバスゲート

17 DPSアクセスライン

18 CPUアクセスライン

2 1 外部記憶装置

22, 24, 26 I/F

23 バネル

2.5 鍵盤

27 デコーダ

29 クロック発生回路

3.5 JKフリップフロッフ

38 インバータ

CR 係数レジスタ

AR アドレスレジスタ

MPR マイクロプログラムレジスタ

TCL タイミングコントロール


Reg レジスタ

Sel セレクタ

Mul 乗算器

Ad 加算器

50




-.s.

CPU アドレス

CPO


【図2】 【図3】 メモリマップ バス制御回路 /8 38 \$7ffff CPU ウェイト ⁽37 クロック リバーブのための CLK DSP Pota CPU Pota メモリーエリア 33 (DSP用) J ^{\(\)}36 \$10000 C P U の データエリア 32 (音色データなど) (ワークメモリ) 10 [図6] \$08000 CPUの プログラムエリア 31 タイミング チャート \$00000 127 【図5】 保数レジスタ、アドレスレジスタ、マイクロプログラム レジスタ の 構成 00 7 ジャンプ 9 ູເດ ع 4 0 - 0 m 4 m 0 k m 0 - TEMP2 - TEMP3 + TEMP I 7/00/00/04 15/28 MPR DAC #1911 DSP 7982 DSP 7 FLZ マイクロ プログラム **春**込み CPU アクセス データ 計 ## ## ## ## クロック OSP アドレスレジスタ AR \$ 50000 \$ 10000 \$ 3ffff 容 あっかん OR CR

(図4)



【図7】

従来技術



. .